新聞資訊

聯系我們

發布日期:2023-03-02 點擊次數:55

針對現有技術中的不足提出一種有效的實現低閾值電壓MOS 器件的方法，其通過改變原有器件的層次和結構，可在不增加制版和光刻的前提下實現低閾值電壓Vt MOS管的制作。為

實現發明目的，本發明采用了如下技術方案一種有效的實現低閾值電壓MOS器件的方法，其特征在于，該方法為在形成MOS 器件的過程中，修改MOS管版圖結構，令MOS器件只使用N阱

或P阱的注入作為溝道的摻雜，降低溝道濃度，實現MOS管閾值電壓Vt的降低。進一步地講，該方法具體為對于NMOS或PMOS器件，在需要低閾值電壓Vt器件處，去除MOS管中gate區域

的 Nplus或Pplus，P注入和N+的注入或N注入和P+的注入均只在器件源極與漏極進行，溝道區域只有P-或N-的注入。與現有技術相比，本發明具有下列優點該實現低閾值電壓MOS器

件的方法操作簡單，容易實現，可降低低閾值電壓MOS器件的制造成本，并縮短生產周期。現有技術中NMOS的結構示意圖；為現有技術NMOS剖面結構示意圖；發明一較佳實施例中低

閾值電壓MOS器件的結構示意圖。

具體實施例方式

在典型的CMOS工藝中，NMOS的結構，在該器件中，主要的注入有3 種p-注入，P型注入以及N+注入；P-注入用以形成P阱，同時也是MOS管B端。它使用版圖中的Pwell層制版。P-決定

了器件襯底的電荷濃度，亦是溝道濃度。P型注入用以調節溝道電荷濃度，作調節器件閾值電壓Vt用。使用版圖中的Nplus 版。該層增大了溝道的電荷濃度，使溝道形成反型更難，

上調了閾值電壓vt。N+注入用以形成MOS器件源漏。也使用版圖中的Nplus版。由于此次注入在多晶硅柵之后，被硅柵所阻擋，溝道區域沒有注入，因此它與器件的閾值電壓Vt無

關。由上所知，在形成上述器件的過程中，Nplus版使用了 2次，一次作為調節溝道離子濃度的注入，一次作為形成器件源極與漏極的注入。本發明通過改變了該器件的結構，在改

變溝道濃度的同時，保持了原有器件源端和漏端的離子濃度，實現了低閾值電壓的器件，，即在需要低閾值電壓Vt器件的地方，去除了 MOS管中gate區域的Nplus。P注入和 N+的注

入都只在器件源漏進行，溝道區域只有P-的注入，閾值電壓Vt只由P-注入的電荷濃度決定，自然就減小了。而源極漏極區域仍和原有器件一樣，沒有影響。對于PMOS器件同樣只要

除去相應的Pplus即可實現Vt的降低。本發明可運用于所有需要低閾值電壓Vt MOS器件電路中。比如，若某電路中需一電容，加在其兩端電壓在0. 7V，如使用典型工藝低閾值電壓

Vt為0. 7V左右的MOS管作為電容，則該MOS工作在耗盡區或弱反型區域，電容量將急劇減小，可能影響電路正常工作。在此只需使用由本發明所實現的低閾值電壓VtMOS管，使該器

件在0. 7V時處在反型狀態，即可保持MOS管有足夠的電容量。以上僅是本發明的具體應用范例，對本發明的保護范圍不構成任何限制。凡采用等同變換或者等效替換而形成的技術

方案，均落在本發明權利保護范圍之。